PORTAS LÓGICAS

IDIOMA (LANGUAGE) : español  


o que são AS PORTAS LÓGICAS?

Elas são o coração da eletrônica digital. Basicamente, todas as portas lógicas possuem uma saída e duas entradas, algumas portas lógicas como a porta NOT ou o inversor possuem apenas uma entrada e uma saída. As entradas das portas lógicas são projetadas para receber somente dados binários (abaixo de 0 ou alto 1) ao receber o sinal de tensão.

O nível lógico em baixo representa zero volts e o nível lógico em alto representa 3 ou 5 volts.

É possível conectar qualquer número de portas lógicas para projetar um circuito digital necessário. Praticamente, implementamos um grande número de portas lógicas em circuitos integrados, através das quais podemos economizar o espaço físico ocupado por eles. Também é possível realizar operações complicadas em altas velocidades através do uso de circuitos integrados (IC).

Combinando portas lógicas, podemos projetar muitos circuitos específicos, como o flip flops , multiplexers, shift register, etc.

NÍVEIS LÓGICOS DIGITAIS

Um nível lógico é definido como um estado ou tensão específica de um sinal, sabemos que 0 e 1 são os dois estados de portas lógicas. Os níveis lógicos 0 e 1 são conhecidos como BAIXO e ALTO, respectivamente. Na eletrônica digital, esses níveis lógicos binários desempenham um papel crucial no armazenamento e na transferência de dados.

Em geral, esses níveis lógicos podem ser entendidos como estados on e off. Como mencionado acima, os níveis lógicos são introduzidos na porta lógica pela tensão de alimentação.

Da mesma forma, se a tensão de alimentação para a porta lógica for 5 volts ou 3,3 volts (para circuitos integrados modernos), ela se refere ao nível lógico alto ou estado de energia. Os fabricantes seguirão o TTL (Transistor - Transistor Logic ) como um nível de tensão padrão, enquanto projetam os circuitos integrados.

O QUE É ativo ALTO E ativo BAIXO?

O pino baixo ativo deve estar conectado a um nível lógico baixo ou ao terra. Da mesma forma, o pino alto ativo deve ser conectado a um nível lógico alto, como 5 volts ou 3,3 volts.

Vamos entender isso de uma maneira simples. Quando vemos o pino de habilitação CE em um CI de deslocamento, sem nenhuma linha (barra), nós o conectamos a uma entrada ativa baixa, ou seja, a 0 volts de terra. Caso contrário, se virmos o pino de habilitação com uma linha como (CE) ̅, conectamos à entrada ativa alta, isto é, a 3,3 ou 5 volts de alimentação, para habilitar o pino.

NÍVEIS LÓGICOS TTL

  Os transistores são comutadores controlados eletricamente.   Os níveis de tensão das famílias lógicas são

  • VOH - min.   Nível de tensão de saída para sinal HIGH
  • VOL - max .   Nível de tensão de saída para sinal BAIXO
  • HIV - min.   nível de tensão de entrada de um dispositivo para ser considerado um sinal HIGH
  • VIL - max .   Nível de tensão de entrada de um dispositivo para ser considerado como um sinal LOW

Se observarmos os níveis lógicos TTL, podemos identificar que o nível mínimo de alta tensão para a saída é de 2,7 volts. Isso significa que, quando o dispositivo está operando em ALTO, a tensão deve ser de pelo menos 2,7 volts.

Da mesma forma, o nível alto do estado terá uma tensão de entrada mínima, que é de 2 volts. Portanto, tensões maiores que 2 volts serão consideradas lógicas 1, em um dispositivo TTL. As tensões entre 0,8 volts e 2 volts são conhecidas como a margem de ruído.

Da mesma forma, o nível baixo máximo terá uma voltagem para a entrada, que é de 0,8 volts.

Portanto, tensões menores que 0 volts serão consideradas lógicas 0, em um dispositivo TTL. Então, quando o dispositivo lógico receber tensões entre 0,8 V e 2 V, o nível lógico do dispositivo mudará entre Alto e Baixo. Essa alteração é chamada de "flutuante".

NÍVEIS LÓGICOS DO CMOS

Dispositivos lógicos CMOS também são conhecidos como dispositivos de 3,3 volts, porque eles terão o nível máximo de tensão de 3,3 V. Esta é uma tecnologia avançada que irá executar dispositivos com baixa fonte de alimentação (3.3V de 5 V).

Acima de tudo, usamos dispositivos de 5 V (compatíveis com TTL) para projetar portas lógicas, para que esses dispositivos CMOS sejam usados ara interagir com dispositivos TTL. Um dispositivo CMOS pode interagir com qualquer dispositivo TTL e não requer componentes adicionais.

Por exemplo, o valor mínimo para um nível lógico alto (1) de um dispositivo CMOS é de 2,4 V. Portanto, este dispositivo pode ser interpretado com um dispositivo TTL que tenha uma tensão de entrada mínima lógica no estado 1 como 2 V.

Mas, antes de conectar os dispositivos TTL ao CMOS (3,3 V e 5 V), devemos verificar se os dispositivos de 3,3 V são ou não tolerantes a 5 V. Como muitos deles danificarão permanentemente o chip ao fornecer tensões mais altas para 3,6 V. Podemos usar um circuito divisor de tensão ou alavancas de nível lógico para controlar os sinais de tensão de 5 V.

MARGEM DE RUÍDO

A margem de ruído de um nível lógico é definida como a diferença de tensão entre a alta tensão de entrada máxima (VIL max) e a tensão de entrada baixa (VIL min.) De uma porta lógica. A margem de ruído também é definida como a quantidade pela qual o sinal de tensão excede o nível limite para o mínimo ou alto exatos.

Vamos entender isso claramente com um exemplo. Quando um circuito lógico está alterando entre 0 volts e 1,2 volts, com qualquer tensão abaixo de 0,2 volts é considerado BAIXO, ou seja, 0. E qualquer tensão maior que 1 volt é considerada ALTA, ou seja, 1.

Os dispositivos lógicos CMOS têm um nível de ruído ou margem de ruído mais alto do que os dispositivos lógicos TTL, porque sua tensão de saída mínima para lógica alta (VOH min) está mais próxima da tensão de alimentação e da tensão máxima de saída (VOL máx) é aproximadamente 0. Portanto, esse nível é a quantidade máxima de ruído que um circuito lógico pode suportar.

Se aplicarmos uma tensão de um determinado nível de ruído, não sabemos com certeza se o circuito responderá ou não.   O nível de ruído é o nível de tensão indesejado, causado por interferências externas, como flutuações na tensão de alimentação e outros condutores no circuito.

O nível de ruído que um circuito pode tolerar é chamado de "imunidade ao ruído" ou "margem de ruído". Para dispositivos TTL, a faixa de tolerância das tensões de saída é maior que a das tensões de entrada. 

Alguns CIs usados para o design de portas lógicas são exibidos abaixo

portas_lógicas.png

Portas com 2 entradas

 

  • 74LS00 – Porta NAND com 2 entradas
  • 74LS01 - Porta NAND com 2 entradas, saídas de coletor aberto
  • 74LS02 - porta NOR com 2 entradas
  • 74LS03 - Porta NAND com 2 entradas com saídas de coletor aberto
  • 74LS08 – Porta de 4 entradas
  • 74LS09 – Porta quadruple com 2 entradas e com saídas de coletor aberto
  • 74LS32 - Porta OR com 2 entradas  
  • 74LS132 - Porta com entrada NAND de 2 entradas com entradas de ativação Schmitt
  • 74LS37, 74LS32, 74LS28 - Portas NOR 2-InpuT
  • 74LS26 - Porta NAND 2-InpuT, OC (15V)
  • 74LS28 - Quadruple NAND 2-InpuT com OC (15V)
  • 74LS33 - Porta NOR 2-InPuT, saídas de coletor aberto
  • 74LS38 - Porta NOR 2-InPuT, saídas de coletor aberto
  • 74LS38 - Portão NAND com 2 entradas, saídas de coletor aberto

Portas de 3 entradas

  • 74LS10 - NAND triplo de 3 entradas
  • 74LS11 - Triplo 3 de entrada Y
  • 74LS12 - Triple NAND com 3 entradas com saídas de coletor aberto
  • 74LS27 - Triplo 3 entradas IN
  • 74LS15 - Porta tripla com 3 entradas e saída de coletor aberto

  Porta de 4 entradas

  • 74LS13 - Disparador duplo Schmitt NAND 4-InpuT
  • 74LS20 - NAND duplo de 4 polegadas
  • 74LS21 - duas saídas 4 polegadas AND, coletor aberto
  • 74LS22 - Porta dupla NAND com 4 entradas, saídas de coletor aberto
  • 74LS40 - Portas duplas NAND 4-InpuT
  • 74LS30 - entrada NAND de 8 entradas

Hex sem portas

  • 74LS04 - hex NO
  • 74LS05 - SEM hexágono com saídas de coletor aberto
  • 74LS14 - hex NO com bilhetes Schmitt Trigger
  • 74LS19 - Disparador Schmitt NAND, Saída Totem
  • 74LS23 - 2x Quatro entradas NOR com estrobo
  • 74LS25 - 2x Quatro entradas NOR com estrobo
  • 74LS30 - Portão 8-InpuT NAND
  • 74LS39 - 4x duas entradas NAND, coletor aberto