IDIOMA (LANGUAGE) : PORTUGU√äS   



¬ŅQu√© son las compuertas l√≥gicas?

Son el coraz√≥n de la electr√≥nica digital. B√°sicamente, todas las compuertas l√≥gicas tienen una salida y dos entradas, algunas compuertas l√≥gicas como la compuerta NOT o el inversor tienen solo una entrada y una salida. Las entradas de las compuertas l√≥gicas est√°n dise√Īadas para recibir solo datos binarios (bajo 0 o alto 1) al recibir la se√Īal de voltaje.

El nivel lógico en bajo representa cero volts y el nivel lógico en alto representa 3 o 5 volts.

Es posible conectar cualquier n√ļmero de compuertas l√≥gicas para dise√Īar un circuito digital requerido. Pr√°cticamente, implementamos una gran cantidad de compuertas l√≥gicas en circuitos integrados, mediante las cuales podemos guardar el espacio f√≠sico ocupado por √©stas. Tambi√©n es posible realizar operaciones complicadas a altas velocidades mediante el uso de circuitos integrados (IC).

Combinando compuertas l√≥gicas, podemos dise√Īar muchos circuitos espec√≠ficos, como flip flops, multiplexores, registros de desplazamiento, etc.

Niveles lógicos digitales

Un nivel l√≥gico se define como un estado o voltaje espec√≠fico de una se√Īal, sabemos que 0 y 1 son los dos estados de compuertas l√≥gicas. Los niveles l√≥gicos 0 y 1 se conocen como BAJO y ALTO, respectivamente. En electr√≥nica digital, estos niveles l√≥gicos binarios desempe√Īan un papel crucial en el almacenamiento y la transferencia de datos.

En general, estos niveles lógicos se pueden entender como estados de encendido y apagado. Como se mencionó anteriormente, los niveles lógicos se introducen en la compuerta lógica mediante el voltaje de suministro.

De manera similar, si el voltaje de suministro a la compuerta l√≥gica es de 5 voltios o 3,3 voltios (para circuitos integrados modernos), se refiere al nivel l√≥gico alto o estado de encendido. Los fabricantes seguir√°n el TTL (Transistor - Transistor Logic) como nivel de voltaje est√°ndar, mientras dise√Īan los circuitos integrados.

¬ŅQu√© es activo alto y activo bajo?

El pin bajo activo debe estar conectado a un nivel lógico bajo o a tierra. De la misma manera, el pin alto activo debe estar conectado a un nivel lógico alto como pudiera ser 5 voltios o 3.3 voltios.

Comprendamos esto de una manera simple. Cuando vemos el pin de habilitaci√≥n CE en un IC de registro de desplazamiento, sin ninguna l√≠nea (barra), lo conectamos a una entrada activa baja, es decir, a 0 voltios de tierra. De lo contrario, si vemos el pin de habilitaci√≥n con una l√≠nea como (CE) ŐÖ, lo conectamos a la entrada alta activa, es decir, a 3,3 o 5 voltios de suministro, para habilitar el pin.

Niveles Lógicos TTL

 Los transistores son interruptores controlados el√©ctricamente. Los niveles de voltaje de las familias l√≥gicas son

  • VOH - m√≠n. nivel de voltaje de salida para se√Īal ALTA

  • VOL - max. Nivel de voltaje de salida para se√Īal BAJA

  • VIH - min. nivel de voltaje de entrada de un dispositivo para ser considerado en se√Īal ALTA

  • VIL - max. Nivel de voltaje de entrada de un dispositivo para ser considerado en se√Īal BAJA

Si observamos los niveles lógicos TTL, podemos identificar que el nivel mínimo de alto voltaje para la salida es de 2.7 voltios. Esto significa que, cuando el dispositivo está funcionando en ALTO, el voltaje debe ser de al menos 2,7 voltios.

De manera similar, el nivel del estado alto tendrá un voltaje mínimo para la entrada, el cual es de 2 voltios. Por lo tanto, los voltajes superiores a 2 voltios se considerarán como lógicos 1, en un dispositivo TTL. Los voltajes entre 0,8 voltios y 2 voltios se conocen como margen de ruido.

De manera similar, el nivel m√°ximo de estado bajo tendr√° un voltaje para la entrada, el cual es de 0,8 voltios.

Por ello, los voltajes menores a 0 voltios se considerarán como lógicos 0, en un dispositivo TTL. Entonces, cuando el dispositivo lógico recibe voltajes entre 0.8 V y 2 V, el nivel lógico del dispositivo cambiará entre Alto y Bajo. Este cambio se llama 'Flotante'.

Niveles lógicos CMOS

Los dispositivos lógicos CMOS también se conocen como dispositivos de 3,3 voltios debido a que tendrán el nivel máximo de voltaje de 3,3 V. Esta es una tecnología avanzada que ejecutará los dispositivos con bajo suministro de energía (3,3 V en lugar de 5 V).

Sobre todo, utilizamos dispositivos de 5 V (compatibles con TTL) para dise√Īar compuertas l√≥gicas, por lo que estos dispositivos CMOS se utilizan para interactuar con dispositivos TTL. Un dispositivo CMOS puede interactuar con cualquier dispositivo TTL y no requieren ning√ļn componente adicional.

Por ejemplo, el valor mínimo para un nivel lógico alto (1) de un dispositivo CMOS es de 2,4 V. Por lo tanto, este dispositivo se puede interpretar con un dispositivo TTL que tiene una tensión de entrada mínima lógica en estado 1 como 2 V.

Pero, antes de conectar los dispositivos TTL a CMOS (3.3 V y 5 V), debemos verificar que los dispositivos de 3.3 V sean o no tolerantes a 5 V. Debido a que muchos de ellos causar√°n da√Īos en el chip permanentemente cuando suministremos voltajes superiores a 3.6 V. Podemos utilizar un circuito divisor de voltaje o palancas de nivel l√≥gico para controlar las se√Īales de voltaje de 5 V.

Margen de ruido

El margen de ruido de un nivel l√≥gico se define como la brecha de voltaje entre la baja tensi√≥n m√°xima de entrada alta (VIL m√°x.) y la tensi√≥n m√°xima de la entrada baja (VIL m√≠n.) de una compuerta l√≥gica. El margen de ruido tambi√©n se define como la cantidad por la cual la se√Īal de voltaje excede el nivel de umbral para el m√≠nimo o alto exacto.

Vamos a entender esto claramente con un ejemplo. Cuando un circuito lógico está alterando entre 0 voltios y 1.2 voltios, con cualquier voltaje por debajo de 0.2 voltios se considera BAJO, es decir, 0. Y cualquier voltaje superior a 1 voltio se considera ALTO, es decir, 1.

Los dispositivos lógicos CMOS tienen mayor nivel de ruido o margen de ruido que los dispositivos lógicos TTL porque su tensión de salida mínima para alta lógica (VOH min) está más cerca de la tensión de alimentación y la tensión máxima de salida para baja lógica (VOL máx.) es aproximadamente 0. Por lo tanto, este nivel es la cantidad máxima de ruido que un circuito lógico puede soportar.

Si aplicamos un voltaje de cierto nivel de ruido, no sabemos con certeza si el circuito responder√° o no. El nivel de ruido es el nivel de voltaje no deseado, causado por interferencia externa tal como fluctuaciones de voltaje de suministro y otros conductores en el circuito.

El nivel de ruido que puede tolerar un circuito se denomina "Inmunidad al ruido" o "Margen de ruido". Para dispositivos TTL, el rango de tolerancia de los voltajes de salida es mayor que el de los voltajes de entrada.


Algunos IC m√°s utilizados para el dise√Īo de compuertas l√≥gicas se dan a continuaci√≥n

Compuertas 2 entradas

  • 74LS00 - Compuerta NAND de 2 entradas

  • 74LS01 - Compuerta NAND de 2 entradas, salidas de colector abierto

  • 74LS02 - Compuerta NOR de 2 entradas

  • 74LS03 - Compuerta NAND de 2 entradas con salidas de colector abierto

  • 74LS08 - Compuera AND de 2 entradas

  • 74LS09 - Compuerta cu√°druple de 2 entradas y con salidas de colector abierto

  • 74LS32 - Compuerta OR de 2 entradas

  • 74LS132 - Compuerta con entrada NAND de 2 entradas con entradas de activaci√≥n Schmitt

  • 74LS37, 74LS32, 74LS28 - Puertas NOR 2-InpuT

  • 74LS26 - Puerta NAND 2-InpuT, OC (15V)

  • 74LS28 - Quad NAND 2-InpuT con OC (15V)

  • 74LS33 - Puerta NOR 2-InpuT, salidas de colector abierto

  • 74LS38 - Puerta NOR 2-InpuT, salidas de colector abierto

  • 74LS38 - Puerta NAND de 2 entradas, salidas de colector abierto

Compuertas de 3 entradas

  • 74LS10 - Triple 3-inpuT NAND

  • 74LS11 - Triple 3-inpuT Y

  • 74LS12 - Triple NAND de 3 entradas con salidas de colector abierto

  • 74LS27 - Triple 3-inpuT NOR

  • 74LS15 - Triple puerta de 3 entradas y salida de colector abierto

 Compuertas de 4 entradas

  • 74LS13 - Disparadores dobles Schmitt NAND de 4-InpuT

  • 74LS20 - NAND dual de 4 pulgadas

  • 74LS21 - salidas dobles de 4 pulg. AND, colector abierto

  • 74LS22 - Puerta doble NAND de 4 entradas, salidas de colector abierto

  • 74LS40 - Puertas NAND duales 4-InpuT

  • 74LS30 - entrada NAND de 8 entradas

Hex NO compuertas

  • 74LS04 - hex NO

  • 74LS05 - hex NO con salidas de colector abierto

  • 74LS14 - hex NO con entradas de Schmitt Trigger

  • 74LS19 - Disparador NAND Schmitt, Salida de T√≥tem

  • 74LS23 - 2x Cuatro entradas NOR con Strobe

  • 74LS25 - 2x Cuatro entradas NOR con Strobe

  • 74LS30 - 8-InpuT NAND Gate

  • 74LS39 - 4x dos entradas NAND, Colector abierto

 
 






Instagram


Tutoriales Relacionados