ABQOR ABQAND ABQXOR ABQXNOR ABQNOR ABQNAND AQNOT AQIF Tabla de verdadABQ00110101 1 0 1 0 1
MecatrónicaLATAM

COMPUERTAS LÓGICAS

¿QUÉ SON LAS COMPUERTAS LÓGICAS?

Las compuertas lógicas son el corazón de la electrónica digital. Básicamente, todas las compuertas lógicas tienen una salida y dos entradas, algunas compuertas lógicas como la compuerta NOT o el inversor tienen solo una entrada y una salida. Las entradas de las compuertas lógicas están diseñadas para recibir solo datos binarios (bajo 0 o alto 1) al recibir la señal de voltaje.s

El nivel lógico en bajo representa cero volts y el nivel lógico en alto representa 3 o 5 volts.

Es posible conectar cualquier número de compuertas lógicas para diseñar un circuito digital requerido. Prácticamente, implementamos una gran cantidad de compuertas lógicas en circuitos integrados, mediante las cuales podemos guardar el espacio físico ocupado por éstas. También es posible realizar operaciones complicadas a altas velocidades mediante el uso de circuitos integrados (IC).

Combinando compuertas lógicas, podemos diseñar muchos circuitos específicos, como flip flops, multiplexores, registros de desplazamiento, etc.

Nota: Algunos datos mencionados pueden variar, es recomendable verificar en la hoja de datos del componente.

¿Qué es activo alto y activo bajo?

El pin bajo activo debe estar conectado a un nivel lógico bajo o a tierra. De la misma manera, el pin alto activo debe estar conectado a un nivel lógico alto como pudiera ser 5 voltios o 3.3 voltios.

Comprendamos esto de una manera simple. Cuando vemos el pin de habilitación CE en un IC de registro de desplazamiento, sin ninguna línea (barra), lo conectamos a una entrada activa baja, es decir, a 0 voltios de tierra. De lo contrario, si vemos el pin de habilitación con una línea como (CE) ̅, lo conectamos a la entrada alta activa, es decir, a 3.3 o 5 voltios de suministro, para habilitar el pin.


COMPUERTAS LÓGICAS Y TABLAS DE VERDAD

Los dispositivos lógicos combinacionales son dispositivos digitales que convierten entradas binarias en salidas binarias con base en las reglas de la lógica matemática. Estos dispositivos son comúnmente conocidos como compuertas, ya que controlan el flujo de señales de las entradas a una sola salida.

Es recomendable conocer las operaciones básicas del álgebra booleana.

Cada compuerta lógica se puede representar mediante un símbolo gráfico correspondiente a la siguiente representación:

Como podemos observar, vamos a tratar con 8 compuertas importantes INV o NOT, AND, NAND, OR, NOR, XOR, XNOR y BUFFER o IF en las cuales se dará a conocer la operación que realiza, la expresión con la que se puede denotar, símbolo y tabla de verdad.

Consideración:

  • Se considera un estado activo “1” (alto lógico) e inactivo “0” (bajo lógico).
  • Las entradas de las compuertas se consideran como “A” y “B”, la salida se representa con “Q”.

Compuerta NOT o INV

Su expresión es representada con una letra testada, para esta compuerta únicamente se cuenta con una entrada y una salida por lo tanto actúa como un inversor. Si la entrada se encuentra en estado activo “1” se tendrá a la salida un estado inactivo “0” y para el caso contrario, si la entrada se encuentra en estado inactivo “0” a la salida estará en estado activo “1”.

Símbolo Expresión_Q = A Tabla de verdadAQ0110

Compuerta AND

En el Álgebra de Boole se representa por una multiplicación, por lo tanto para tener la salida en estado activo es necesario que sus entradas tengan un estado binario 1, al tener una entrada inactiva “0” su salida será 0. Es posible representarlo mediante un circuito que tenga sus interruptores en serie, al tener todos los interruptores activos permite cerrar el circuito y por lo tanto el flujo de la corriente.

Símbolo ExpresiónQ = A ∙ B 0001

Compuerta NAND

También conocida como AND negada o inversa, es una combinación de las compuertas AND y NOT que se representa con la compuerta AND con un círculo a la salida, al tener sus entradas activas “1” la salida se encuentra inactiva “0”, otra variación con respeto a las entradas mantendrá su salida en estado activo “1”. Se puede representar mediante un circuito con dos interruptores en serie y debemos recordar que el flujo de corriente circula por donde se tenga menor resistencia.

Símbolo ExpresiónQ = A ∙ B 1110

Compuerta OR

Su expresión en el Álgebra de Boole es representada por una suma. Esta compuerta se encuentra en estado activo siempre y cuando una de sus entradas tenga un estado binario activo “1”. Para lograr un estado inactivo “0” a la salida, es necesario que todas sus entradas se encuentren en estado inactivo “0”. Se puede representar mediante un circuito que tenga dos interruptores en paralelo, al accionar un interruptor permite cerrar el circuito y por lo tanto el flujo de la corriente.

Símbolo ExpresiónQ = A + B 0111

Compuerta NOR

Es una combinación de las compuertas OR y NOT, en otras palabras la compuerta NOR es la versión inversa de la compuerta OR. Al tener sus entradas en estado inactivo “0” su salida estará en un estado activo “1”, pero si alguna de las entradas pasa a un estado binario “1” su salida tendrá un estado inactivo “0”. Se puede representar mediante un circuito con los interruptores y salida en paralelo, para tener la salida en estado activo “1” es necesario que ambos interruptores se encuentren abiertos, mientras alguno de los interruptores se encuentre cerrado la salida “y” tendrá un estado binario “0”.

Símbolo ExpresiónQ = A + B 1000

Compuerta XOR

También conocida como “OR exclusiva”, su expresión Booleana es una suma binaria de un dígito cada uno y el resultado obtenido será la salida. La salida tiene un estado activo “1” al tener las entradas en estados diferentes (Una activa y otra inactiva). Su representación es mediante cuatro interruptores que se encuentran acoplados mecánicamente a su valor negado, de este modo cuando A se cierra entonces A´ se abre y viceversa, lo mismo ocurre con el interruptor B con respecto al B´.

Símbolo ExpresiónQ = A BQ = A ∙ B + A ∙ B __ 0110

Compuerta XNOR

Es la negación de la compuerta XOR, cuando las entradas sean iguales se representará una salida en estado “1” y si son diferentes la salida será un estado “0”.

Símbolo ExpresiónQ = A BQ = A ∙ B + A ∙ B __ 1001

Compuerta IF o Buffer

Es una de las compuertas menos utilizadas o recocidas pero a veces es necesaria, sus estados lógicos permanecen del mismo modo, se podría considerar como un cable conectado ya que lo que tenemos a la entrada se obtendrá a la salida. La función principal del buffer es aumentar la corriente suministrada a la salida mientras se retiene el estado lógico, en la práctica es utilizado para amplificar la corriente o como seguidor de tensión para adaptar impedancias.

Símbolo ExpresiónQ = A Tabla de verdadAQ0101

NIVELES LÓGICOS DIGITALES

Un nivel lógico se define como un estado o voltaje específico de una señal, sabemos que 0 y 1 son los dos estados de compuertas lógicas. Los niveles lógicos 0 y 1 se conocen como BAJO y ALTO, respectivamente. En electrónica digital, estos niveles lógicos binarios desempeñan un papel crucial en el almacenamiento y la transferencia de datos.

En general, estos niveles lógicos se pueden entender como estados de encendido y apagado. Como se mencionó anteriormente, los niveles lógicos se introducen en la compuerta lógica mediante el voltaje de suministro.

De manera similar, si el voltaje de suministro a la compuerta lógica es de 5 voltios o 3.3 voltios (para circuitos integrados modernos), se refiere al nivel lógico alto o estado de encendido. Los fabricantes seguirán el TTL (Transistor - Transistor Logic) como nivel de voltaje estándar, mientras diseñan los circuitos integrados.


NIVELES LÓGICOS TTL

Los transistores son interruptores controlados eléctricamente. Los niveles de voltaje de las familias lógicas son:

  • VOH: Mínimo nivel de voltaje de salida para señal ALTA.
  • VOL: Máximo nivel de voltaje de salida para señal BAJA.
  • VIH: Mínimo nivel de voltaje de entrada de un dispositivo para ser considerado en señal ALTA.
  • VIL: Máximo nivel de voltaje de entrada de un dispositivo para ser considerado en señal BAJA.

Si observamos los niveles lógicos TTL, podemos identificar que el nivel mínimo de alto voltaje para la salida es de 2.7 voltios. Esto significa que, cuando el dispositivo está funcionando en ALTO, el voltaje debe ser de al menos 2.7 voltios.

De manera similar, el nivel del estado alto tendrá un voltaje mínimo para la entrada, el cual es de 2 voltios. Por lo tanto, los voltajes superiores a 2 voltios se considerarán como lógicos 1, en un dispositivo TTL. Los voltajes entre 0,8 voltios y 2 voltios se conocen como margen de ruido.

De manera similar, el nivel máximo de estado bajo tendrá un voltaje para la entrada, el cual es de 0,8 voltios.

Por ello, los voltajes menores a 0 voltios se considerarán como lógicos 0, en un dispositivo TTL. Entonces, cuando el dispositivo lógico recibe voltajes entre 0.8 V y 2 V, el nivel lógico del dispositivo cambiará entre Alto y Bajo. Este cambio se llama 'Flotante'.


NIVELES LÓGICOS CMOS

Los dispositivos lógicos CMOS también se conocen como dispositivos de 3.3 voltios debido a que tendrán el nivel máximo de voltaje de 3.3 V. Esta es una tecnología avanzada que ejecutará los dispositivos con bajo suministro de energía (3.3 V en lugar de 5 V).

Sobre todo, utilizamos dispositivos de 5 V (compatibles con TTL) para diseñar compuertas lógicas, por lo que estos dispositivos CMOS se utilizan para interactuar con dispositivos TTL. Un dispositivo CMOS puede interactuar con cualquier dispositivo TTL y no requieren ningún componente adicional.

Por ejemplo, el valor mínimo para un nivel lógico alto (1) de un dispositivo CMOS es de 2,4 V. Por lo tanto, este dispositivo se puede interpretar con un dispositivo TTL que tiene una tensión de entrada mínima lógica en estado 1 como 2 V.

Pero, antes de conectar los dispositivos TTL a CMOS (3.3 V y 5 V), debemos verificar que los dispositivos de 3.3 V sean o no tolerantes a 5 V. Debido a que muchos de ellos causarán daños en el chip permanentemente cuando suministremos voltajes superiores a 3.6 V. Podemos utilizar un circuito divisor de voltaje o palancas de nivel lógico para controlar las señales de voltaje de 5 V.


MARGEN DE RUIDO

El margen de ruido de un nivel lógico se define como la brecha de voltaje entre la baja tensión máxima de entrada alta (VIL máx.) y la tensión máxima de la entrada baja (VIL mín.) de una compuerta lógica. El margen de ruido también se define como la cantidad por la cual la señal de voltaje excede el nivel de umbral para el mínimo o alto exacto.

Vamos a entender esto claramente con un ejemplo. Cuando un circuito lógico está alterando entre 0 voltios y 1.2 voltios, con cualquier voltaje por debajo de 0.2 voltios se considera BAJO, es decir, 0. Y cualquier voltaje superior a 1 voltio se considera ALTO, es decir, 1.

Los dispositivos lógicos CMOS tienen mayor nivel de ruido o margen de ruido que los dispositivos lógicos TTL porque su tensión de salida mínima para alta lógica (VOH min) está más cerca de la tensión de alimentación y la tensión máxima de salida para baja lógica (VOL máx.) es aproximadamente 0. Por lo tanto, este nivel es la cantidad máxima de ruido que un circuito lógico puede soportar.

Si aplicamos un voltaje de cierto nivel de ruido, no sabemos con certeza si el circuito responderá o no. El nivel de ruido es el nivel de voltaje no deseado, causado por interferencia externa tal como fluctuaciones de voltaje de suministro y otros conductores en el circuito.

El nivel de ruido que puede tolerar un circuito se denomina "Inmunidad al ruido" o "Margen de ruido". Para dispositivos TTL, el rango de tolerancia de los voltajes de salida es mayor que el de los voltajes de entrada.


ALGUNOS IC MÁS UTILIZADOS PARA EL DISEÑO DE COMPUERTAS LÓGICAS

Compuertas de 2 entradas

  • 74LS00 - Compuerta NAND de 2 entradas.
  • 74LS01 - Compuerta NAND de 2 entradas, salidas de colector abierto.
  • 74LS02 - Compuerta NOR de 2 entradas.
  • 74LS03 - Compuerta NAND de 2 entradas con salidas de colector abierto.
  • 74LS08 - Compuera AND de 2 entradas.
  • 74LS09 - Compuerta cuádruple de 2 entradas y con salidas de colector abierto.
  • 74LS32 - Compuerta OR de 2 entradas.
  • 74LS132 - Compuerta con entrada NAND de 2 entradas con entradas de activación Schmitt
  • 74LS37, 74LS32, 74LS28 - Compueta NOR de 2 entradas.
  • 74LS26 - Compuerta NAND de 2 entradas, OC (15V).
  • 74LS28 - Compuerta NAND de 2 entradas con OC (15V).
  • 74LS33 - Compuerta NOR de 2 entradas, salidas de colector abierto.
  • 74LS38 - Compuerta NOR de 2 entradas, salidas de colector abierto.

Compuertas de 3 entradas

  • 74LS10 - Compuerta NAND de 3 entradas.
  • 74LS11 - Compuerta AND de 3 entradas.
  • 74LS12 - Compuerta NAND de 3 entradas con salidas de colector abierto.
  • 74LS27 - Compuerta NOR de 3 entradas.
  • 74LS15 - Compuerta AND de 3 entradas y salida de colector abierto.

Compuertas de 4 entradas

  • 74LS30 - Compuerta NAND de 8 entradas.

Compuertas de 8 entradas

  • 74LS30 - Compuerta NAND de 8 entradas.

Compuertas inversores

  • 74LS04 - Compuerta NOT.
  • 74LS05 - Compeurta NOT con salidas de colector abierto.
  • 74LS14 - Compuerta NOT con entradas de Schmitt Trigger.
  • 74LS19 - Compuerta NAND con entradas Schmitt Trigger.
  • 74lS23
  • 74LS30 - Compuerta NAND de 8 entradas.
  • 74LS39 - Compuerta NAND, colector abierto.

Tutoriales de electrónica digital



CONTENIDO COINCIDENTE